• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    測試模式訊號系統包含：用以產生複數個(N個)測試模式訊號的測試模式功能方塊；用以依據指令訊號來產生及輸出脈波訊號、依據該脈波訊號來將N個測試模式訊號多工處理為複數個訊號集以及將該複數個訊號集於M條訊號線上輸出的測試模式傳送功能方塊，其中M小於N，以使得每一訊號線均挾帶N個測試模式訊號之中經多工處理的訊號集；以及用以接收N個測試模式訊號中經多工處理的該複數個訊號集及該脈波訊號以及依據該脈波訊號來將N個測試模式訊號之中經多工處理的每一訊號集進行解多工處理的測試訊號接收功能方塊。
    公开号:TW201310048A
    申请号:TW101111368
    申请日:2012-03-30
    公开日:2013-03-01
    发明作者:Jason Timothy Varrichione；Prabir Kumar Majumdar；Dave Eugene Chapman
    申请人:Nanya Technology Corp；
    IPC主号:G11C29-00
    专利说明:
    測試模式訊號系統以及傳送測試模式訊號的方法
    本發明係關於記憶體裝置，尤指具有減少測試模式訊號線數量的記憶體裝置。
    一般來說，為了在將記憶體裝置(memory device)初始化(initialization)的期間(或是在重新設定(reset)記憶體裝置之後)測試記憶體裝置中個別電路的完整性(integrity)，會產生不同的測試模式訊號(test mode signal)。上述之測試模式訊號係由一測試模式功能方塊(test mode block，TM block)所產生，而一記憶體裝置中可能會有單一個或多個測試模式功能方塊。此外，無論測試模式功能方塊之數量的多寡，測試模式功能方塊通常會位於晶片(chip)中央的附近，因此，得以輕易地將測試模式訊號配送(route)至該記憶體裝置上所有的電路。由於記憶體裝置中電路的數量與日俱增，所以訊號配送(routing)變得較為複雜，再加上半導體元件尺寸微縮的因素，使得訊號配送的問題顯得更為棘手。
    本發明提供一種測試模式訊號系統，其包含一測試模式功能方塊、一測試模式傳送功能方塊以及一測試訊號接收功能方塊。該測試模式功能方塊係用以產生複數個(N個)測試模式訊號。該測試模式傳送功能方塊係用以依據一指令訊號來產生及輸出一脈波訊號、依據該脈波訊號來將該N個測試模式訊號多工處理為複數個訊號集，以及將該複數個訊號集於M條訊號線上輸出，其中M小於N，使得每一訊號線均挾帶該N個測試模式訊號之中經由多工處理的一訊號集。該測試訊號接收功能方塊係用以接收該N個測試模式訊號中經由多工處理的該複數個訊號集及該脈波訊號，以及依據該脈波訊號來將該N個測試模式訊號之中經由多工處理的每一訊號集進行解多工處理。
    本發明另提供一種用來傳送複數個測試模式訊號的方法，其包含：接收一指令訊號；依據該指令訊號來產生及輸出一脈波訊號；產生複數個(N個)測試模式訊號；依據該脈波訊號來將該N個測試模式訊號多工處理為複數個訊號集；將該複數個訊號集於M條訊號線上輸出，其中M小於N，使得每一訊號線均挾帶該N個測試模式中經由多工處理的一訊號集；接收該N個測試模式之中經由多工處理的該複數個訊號集以及該脈波訊號；以及依據該脈波訊號來將該N個測試模式之中經由多工處理的每一訊號集進行解多工處理。
    本發明利用位於測試模式傳送功能方塊與測試模式接收功能方塊之中的複數個多工器以及產生於上述兩功能方塊之間的一脈波訊號，得以於單一訊號線上將複數個訊號進行多工處理，並利用該脈波訊號以及位於接收端之複數個多工器，來將經由多工處理之訊號獨立地進行閂鎖及解碼，如此一來，測試模式訊號系統所需之電路面積便可大幅減少。
    為了解決上述習知技術中關於訊號配送的問題，本發明利用在每一訊號線(wire)上挾帶多於一測試模式訊號的方式，來提供一種可減少挾帶測試模式訊號之訊號線的數量的方法及裝置。
    請參閱第1圖，第1圖係為本發明位在一記憶體裝置(未繪示)中之一測試模式訊號系統100的一實施例的示意圖。測試模式訊號系統100包含一測試模式功能方塊110，其中測試模式功能方塊110用來產生複數個測試模式訊號以及傳送該複數個測試模式訊號至一測試模式傳送功能方塊(test mode send block，TM send block)130。如第1圖所示，測試模式功能方塊110與測試模式傳送功能方塊130係為兩個個別設置的不同功能方塊，然而，在一設計變化中，測試模式傳送功能方塊130可位於測試模式功能方塊110之中。測試模式傳送功能方塊130另耦接於一測試模式接收功能方塊(test mode receive block，TM RCV block)，用以接收該複數個測試模式訊號。雖然為了要簡化說明，在第1圖中僅繪示一個測試模式接收功能方塊，但測試模式功能方塊110及測試模式傳送功能方塊130實際上可傳送該複數個測試模式訊號至複數個測試模式接收功能方塊，其中該複數個測試模式接收功能方塊係分別位於該記憶體裝置中其他不同的區域。此外，如上所述，該記憶體裝置可具有複數個測試模式功能方塊，而在第1圖中僅繪示單一組電路以簡化說明。另外，該記憶體裝置可為一動態隨機存取記憶體(Dynamic Random Access Memory，MRAM)、靜態隨機存取記憶體(Static Random Access Memory，MRAM)、磁電阻式隨機存取記憶體(Magnetoresistive Random Access Memory，MRAM)等，此外，本發明經適當修改後，亦可應用於邏輯裝置(logic device)。
    測試模式功能方塊110接收複數個訊號，包含一測試模式時脈訊號(test mode clock，tmCLK)、位址線(address line)的訊號，以及載入模式暫存器指令(load mode register command，LMR command)的訊號。如第1圖所示，依據上述之複數個訊號輸入，測試模式功能方塊110可產生複數個(N個)測試模式訊號，其中該N個測試模式訊號接著會經由測試模式傳送功能方塊130被配送至測試模式接收功能方塊150。此外，測試模式傳送功能方塊130也會接收到複數個載入模式暫存器指令(在此係利用反相器(inverter)(並未顯示於圖中)，使得測試模式傳送功能方塊130會先接收反相的載入模式暫存器指令(inverted LMR command，LMRF))、測試模式時脈訊號tmCLK以及測試模式完全清除訊號(test mode all clear signal，tmCLRALL)，其中測試模式完全清除訊號tmCLRALL係利用傳送複數個預設測試模式值(default test mode value)來將測試模式訊號系統100重新設定。傳統上，測試模式傳送功能方塊130會於將該複數個測試模式訊號於所分別對應的訊號線上輸出，而在第1圖所示之測試模式訊號系統100中，測試模式傳送功能方塊130會產生一脈波訊號(pulsed signal)以及依據該脈波訊號的時序(timing)來將至少兩訊號多工處理(multiplex)至單一訊號線上。關於測試模式傳送功能方塊130將訊號進行多工處理所運用的手段及電路係說明如下，並且繪示於第2圖、第3圖及第4圖中。此外，經由多工處理之該複數個訊號會連同該脈波訊號被配送至測試模式接收功能方塊150，使得測試模式接收功能方塊150可將於同一訊號線上所接收之測試模式訊號一併閂鎖(latch)，並且將其加以解碼(decode)。第1圖所示之脈波訊號係以訊號TMCLKPULSEF來表示。
    請參閱第2圖、第3圖及第4圖，其中第2圖、第3圖及第4圖係為測試模式傳送功能方塊130之內部電路(internal circuitry)的示意圖，另外，也請一併參閱第1圖。測試模式訊號系統100具有三種操作狀態：啟動模式(Power up mode)(當啟動測試模式訊號系統100時)、測試模式清除模式(TM clear mode)(當傳送複數個預設測試模式值時，亦即，當測試模式完全清除訊號tmCLRALL上升為高準位(go high)時)，以及正常模式(Regular mode)(當依據測試模式時脈訊號tmCLK來傳送該複數個載入模式暫存器指令時)。在啟動模式時，測試模式傳送功能方塊130會產生一單一脈波(如第1圖所示，由測試模式傳送功能方塊130所輸出之訊號TMCLKPULSEF)。當測試模式完全清除訊號tmCLRALL下降為低準位(go low)時，則可進入正常模式，其中該複數個載入模式暫存器指令於此模式中會被閂鎖。此外，為了要清除複數個測試模式值，測試模式完全清除訊號tmCLRALL也會在複數個正常模式操作之間週期性地上升至高準位。當測試模式完全清除訊號tmCLRALL上升為高準位時，測試模式傳送功能方塊130也會產生一單一脈波(如第1圖所示，由測試模式傳送功能方塊130所輸出之訊號TMCLKPULSEF)，因此，啟動模式與測試模式清除模式均可被視為脈波模式(Pulse mode)。在測試模式訊號系統100離開脈波模式而進入正常模式之後，複數個時脈脈波(clock pulse)會依據該複數個載入模式暫存器指令來產生。
    第2圖繪示了用來在正常模式中產生該複數個時脈脈波之測試模式傳送功能方塊130的內部電路圖。第2圖並未顯示一反相器，而藉由該反相器，該複數個載入模式暫存器指令可由訊號LMRF來加以產生。電路200包含用以接收載入模式暫存器指令之訊號的一閂鎖器(latch)210，以及電路200係基於包含一差動的測試模式時脈訊號tmCLK來運作。一啟動訊號(power up signal)Pwrup2F係提供予閂鎖器210的重設輸入(reset input)，以及複數個已閂鎖之載入模式暫存器指令(以訊號LMR_LATCHED表示)係被輸出及傳送至一延遲功能方塊(delay block)220及一第一反相器230，並接著做為一反且閘(NAND gate)240的輸入。反且閘240所輸出之訊號CLKF接著會被傳送至一第二反相器250以產生一訊號CLK。當閂鎖器210輸出由一低邏輯狀態(logic low state)轉換至一高邏輯狀態(logic high state)的訊號LMR_LATCHED時，延遲功能方塊220會延遲訊號LMR_LATCHED，以及第一反相器230會反轉訊號LMR_LATCHED，使得反且閘240的兩個輸入皆處於低邏輯狀態「0,0」，因此，訊號CLKF將處於高邏輯狀態(亦即，邏輯值「1」)，以及訊號CLK會處於低邏輯狀態(亦即，邏輯值「0」)。一旦訊號LMR_LATCHED由延遲功能方塊220輸出，反且閘240之輸入將處於邏輯狀態「1,0」，意味著訊號CLKF將維持在低邏輯狀態(亦即，邏輯值「0」)，而反且閘240的兩個輸入將分別處於高邏輯狀態(亦即，邏輯值「1」)以及低邏輯狀態(亦即，邏輯值「0」)。因此，在正常模式下，訊號CLK(亦即，時脈脈波)係產生於每一訊號LMR_LATCHED的下降緣(falling edge)，這是因為此時延遲功能方塊220之輸出將維持在高邏輯狀態(亦即，邏輯值「1」)以及第一反相器230之輸出亦處於高邏輯狀態(亦即，邏輯值「1」)，造成反且閘240之輸出處於低邏輯狀態(亦即，邏輯值「0」)以及所輸出之訊號CLK處於高邏輯狀態(亦即，邏輯值「1」)。
    請參閱第3圖，第3圖係為用來在脈波模式(亦即，啟動模式或測試模式清除模式)中產生該複數個時脈脈波之測試模式傳送功能方塊130的一內部電路300的示意圖。請注意，電路300劃分為兩個傳輸路徑以便清楚地說明。另外，電路300在啟動模式或測試模式清除模式中皆能夠產生時脈脈波。在啟動模式中，輸入路徑在啟動之前並不會有訊號提供給測試模式時脈訊號tmCLK，以及不會有電源提供給電壓源VCC以供一閂鎖器310之用，因此，訊號tmCLK_ARRIVEDF係處於高邏輯狀態。由於測試模式訊號系統100並未進入啟動狀態，訊號Pwrup2係處於低邏輯狀態，因此，一第一反且閘330之輸出係為高邏輯狀態。由於訊號tmCLRALL亦處於一高邏輯狀態，由一第二反且閘340所輸出之訊號Clrtmf將會處於低邏輯狀態。當訊號Pwrup2先上升至高邏輯狀態時，測試模式時脈訊號tmCLK尚未被產生，因此，第一反且閘330之輸出係為低邏輯狀態。由於訊號tmCLRALL維持在高邏輯狀態，由第二反且閘340所輸出之訊號Clrtmf將會處於高邏輯狀態。此外，多工器(multiplexer)350之輸出係依循邏輯值「1」之輸入，意味著訊號PwerupmodeF會進入多工器350。於電路300中，訊號PwerupmodeF會同時輸入至一延遲功能方塊360以及一反相器365，而延遲功能方塊360及反相器365之輸出會相繼傳送至一反且閘370、一延遲功能方塊380及一反相器390，以產生一脈波訊號PULSE。
    如業界所週知，在啟動該記憶體裝置一段時間之後，才會產生測試模式時脈訊號tmCLK，因此，訊號測試模式訊號系統100雖處於啟動模式，測試模式完全清除訊號tmCLRALL仍會停留在高邏輯狀態，然而，當訊號tmCLK_ARRIVED切換至高邏輯狀態時，訊號Clrtmf將切換至低邏輯狀態。當測試模式完全清除訊號tmCLRALL下降至低邏輯狀態時，訊號Clrtmf會再次切換至高邏輯狀態，此時，該記憶體裝置切換至正常模式，以及該複數個載入模式暫存器指令係依據測試模式時脈訊號tmCLK而被閂鎖住，亦即，複數個脈波訊號係由電路300所產生，以及訊號Clrtmf係依循測試模式完全清除訊號tmCLRALL。
    因此，如第2圖及第3圖之中的電路圖所示，每一操作模式均會產生複數個時脈脈波，此外，每一電路也會產生反相的脈波訊號。藉由上述時脈訊號的產生，無論系統正處於哪一種操作模式，至少有兩個測試模式訊號可一併在單一訊號線上進行多工處理。請參閱第4A圖、第4B圖及第4C圖，此三圖係均用來說明一輸出訊號如何經由一多工器來產生的示意圖。第4A圖係為具有用來控制選取一第一測試模式訊號的一多工器417的一多工處理電路415的示意圖，以及第4B圖係為具有用來控制選取一第二測試模式訊號的一多工器427的一多工處理電路425的示意圖。為了說明之需，在後續的說明中，將上述測試模式訊號以訊號TM0及訊號TM1來表示。此外，將複數個測試模式訊號中除了訊號TM0及訊號TM1的其他訊號對進行多工處理的方法，係與將訊號TM0及訊號TM1進行多工處理的方法相同。
    多工器415係接收由電路200所輸出之一反相時脈訊號CLKF以及由電路300所輸出之一反相脈波訊號PULSEF，此外，多工器415接收訊號PULSEMODE及訊號PULSEMODEF以做為複數個選擇輸入。依據上述之選擇訊號，多工器417係產生一脈波訊號SELECT_TM0，其中脈波訊號SELECT_TM0係分別依循非脈波(non-pulse)模式(亦即，正常模式)之反相時脈訊號CLKF或脈波模式之反相脈波訊號PULSEF。脈波訊號SELECT_TM0亦傳送至一反相器419並輸出為如第1圖所示之訊號TMCLKPULSEF。多工處理電路425係接收由電路200所輸出之時脈訊號CLK，以及由電路300所輸出之脈波訊號PLUSE，此外，如同多工器415，多工器425另接收訊號PULSEMODE及訊號PULSEMODEF以做為為複數個選擇輸入。依據上述之選擇訊號，多工器427係產生一脈波訊號SELECT_TM1，其中脈波訊號SELECT_TM1係分別依循非脈波模式(亦即，正常模式)之時脈訊號CLK或脈波模式之脈波訊號PULSE，因此，當脈波訊號SELECT_TM0係為高邏輯狀態時，脈波訊號SELECT_TM1將處於低邏輯狀態。第4C圖係為測試模式傳送功能方塊130中最後一部分的電路圖。最初產生的兩個測試模式訊號TM0及TM1係接收自測試模式功能方塊110，以及脈波訊號SELECT_TM0及脈波訊號SELECT_TM1係為選擇訊號輸入，因此，多工器437會將上述兩個測試模式訊號多工處理至一單一輸出訊號TM01。
    為了對測試模式傳送功能方塊之內部電路所產生的複數個訊號有更完整的了解，請參閱第5圖所示之時序圖，其中第5圖係為用來控制時脈訊號產生的電路的時序圖，其中該時脈訊號係用於上述電路中多工器之選擇訊號。具體地說，請注意，當訊號Pwrup2處於高邏輯狀態時，訊號PwrupmodeF會切換到低邏輯狀態，一直到產生訊號tmCLK_ARRIVED為止；再者，訊號TMCLKPULSEF係為脈波訊號SELECT_TM1之反相訊號；反相時脈訊號CLKF係產生於訊號LMR_LATCHED之下降緣；以及除了訊號PwrupmodeF上升至高準位(當脈波訊號PULSEF係產生於訊號Clrtmf之上升緣(rising edge)時)之外，脈波訊號PULSEF係產生於訊號Clrtmf之下降緣。此外，由於熟習技藝者在閱讀第2圖、第3圖與第4A～4C圖之相關說明之後，應可了解其他剩餘之控制訊號及其相對應之時序關係，故在此便不再贅述。
    如以上所述，於三種操作模式期間，本發明測試模式傳送功能方塊130係利用內部電路來產生複數個時脈脈波，以及利用該複數個時脈脈波來將兩個測試模式訊號進行多工處理至一單一訊號線。一時序/脈波訊號TMCLKPULSEF係伴隨複數個經由多工處理之訊號來輸出至測試模式接收功能方塊150。關於該複數個經由多工處理之訊號的解碼(decoding)及解多工處理(demultiplexing)，請參閱以下說明。
    請參閱第6圖，第6圖係為測試模式接收功能方塊150之內部電路的功能方塊圖。如第1圖所示，測試模式接收功能方塊150同時接收訊號TM01以及訊號TMCLKPULSEF，其中訊號TM01係為經由多工處理至一單一訊號線上的訊號TM0及訊號TM1。脈波訊號TMCLKPULSEF首先被輸入至一反相器615以產生訊號TMCLKPULSE，接著，經由多工處理之訊號TM01(如第4C圖所示)會被輸入至兩閂鎖器625及635。於另一實施例中，閂鎖器625及635係為具邊緣敏感性之閂鎖器(edge-sensitive latch)，其中閂鎖器625會在訊號TMCLKPULSEF的上升緣(rising edge)將訊號TM0_LATCHED加以閂鎖，以及閂鎖器635會在訊號TMCLKPULSEF的下降緣(falling edge)將訊號TM0_LATCHED加以閂鎖。第7圖係為測試模式接收功能方塊150所接收之複數個訊號的時序圖。
    為了要確保測試模式傳送功能方塊130與測試模式接收功能方塊150之間不會產生時序的問題，於較佳實施例中，係以相同的元件/材料來實作出複數個緩衝器。此外，由於複數個脈波僅依據啟動模式與測試清除模式來傳送，以及複數個脈波僅於測試模式進入(test mode entry，TM entry)發生時會傳送，因此，上述之電路不需針對實際的測試模式程式(test mode program)來做改變，且不會對周遭的導線(neighboring wire)造成任何影響。再者，由於該複數個脈波僅依據所進入之不同模式來觸發，因此，記憶體裝置(例如動態隨機存取記憶體)並不需要額外的電源。
    如上所述，單一個測試模式傳送功能方塊係對應於超過一個的測試模式接收功能方塊，再者，於測試模式傳送功能方塊中，每一對測試模式訊號會需要一多工器。由於每一對測試模式訊號會在接收端(receive end)各自被多工處理及解碼，控制電路僅需產生兩個選擇訊號(selection signal)，其中上述之選擇訊號可被輸入至用來將兩訊號於單一訊號線上進行多工處理的每一多工器，因此，該控制電路僅需要單一個上述元件集。
    值得注意的是，以上複數個電路圖所示之測試模式傳送功能方塊的內部電路及所對應的說明，僅為用來實現於單一訊號線上將至少二測試訊號進行多工處理的一實施例，也就是說，熟習技藝者可運用其他電路來實現上述目的。再者，於單一訊號線上將大於兩個測試訊號進行多工處理也是可實現的。
    綜合上述，利用位於測試模式傳送功能方塊與測試模式接收功能方塊之中的複數個多工器以及產生於上述兩功能方塊之間的一脈波訊號，得以於單一訊號線上將複數個訊號進行多工處理，並利用該脈波訊號以及位於接收端之複數個多工器，來將經由多工處理之訊號獨立地進行閂鎖及解碼，如此一來，測試模式訊號系統所需之電路面積便可大幅減少。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100．．．測試模式訊號系統
    110．．．測試模式功能方塊
    130．．．測試模式傳送功能方塊
    150．．．測試模式接收功能方塊
    200、300．．．電路
    210、310、625、635．．．閂鎖器
    220、360、380．．．延遲功能方塊
    230、250、320、365、390、419、615．．．反相器
    240、330、340、370．．．反且閘
    350、417、427、437．．．多工器
    415、425．．．多工處理電路
    第1圖為本發明位在一記憶體裝置之中之一測試模式訊號系統的一實施例的示意圖。
    第2圖、第3圖與第4A～4C圖為第1圖所示之測試模式傳送功能方塊的內部電路的示意圖。
    第5圖為第2圖、第3圖與第4A～4C圖所產生之訊號的時序圖。
    第6圖為第1圖所示之測試模式接收功能方塊的內部電路的示意圖。
    第7圖為第6圖所產生之訊號的時序圖。
    100．．．測試模式訊號系統
    110．．．測試模式功能方塊
    130．．．測試模式傳送功能方塊
    150．．．測試模式接收功能方塊
    权利要求:
    Claims (16)
    [1] 一種測試模式訊號系統，包含：一測試模式功能方塊，用以產生複數個(N個)測試模式訊號；一測試模式傳送功能方塊，用以依據一指令訊號來產生及輸出一脈波訊號、依據該脈波訊號來將該N個測試模式訊號多工處理為複數個訊號集，以及將該複數個訊號集於M條訊號線上輸出，其中M小於N，以使得每一訊號線均挾帶該N個測試模式訊號之中經由多工處理的一訊號集；以及一測試訊號接收功能方塊，用以接收該N個測試模式訊號之中經由多工處理的該複數個訊號集及該脈波訊號，以及依據該脈波訊號來將該N個測試模式訊號之中經由多工處理的每一訊號集進行解多工處理。
    [2] 如申請專利範圍第1項所述之測試模式訊號系統，其中該指令訊號係為用來輸出複數個預設值以做為該N個測試模式訊號的一測試模式完全清除訊號。
    [3] 如申請專利範圍第2項所述之測試模式訊號系統，其中每當該測試模式完全清除訊號上升為高準位時，該脈波訊號就會產生一次。
    [4] 如申請專利範圍第1項所述之測試模式訊號系統，其中當該測試模式完全清除訊號為低準位時，該指令訊號係為一載入模式暫存器指令。
    [5] 如申請專利範圍第4項所述之測試模式訊號系統，其中該脈波訊號係於每一載入模式暫存器指令中產生一次。
    [6] 如申請專利範圍第1項所述之測試模式訊號系統，其中該測試模式傳送功能方塊依據該指令訊號來產生一內部差動訊號，以及該內部差動訊號係用以將該N個測試模式訊號多工處理為該複數個訊號集並用以產生該脈波訊號。
    [7] 如申請專利範圍第1項所述之測試模式訊號系統，其中該測試訊號接收功能方塊係產生該脈波訊號的一反相訊號，以及利用所得到的差動訊號來將該N個測試模式訊號之中經由多工處理的每一訊號集進行解多工處理。
    [8] 如申請專利範圍第1項所述之測試模式訊號系統，其中M等於N除以2(M=N/2)，以及該測試模式傳送功能方塊係依據該脈波訊號來將該N個測試模式訊號多工處理為複數對訊號，使得每一訊號線均挾帶該N個測試模式訊號之中經由多工處理的一對訊號。
    [9] 一種用來傳送複數個測試模式訊號的方法，包含：接收一指令訊號；依據該指令訊號來產生及輸出一脈波訊號；產生複數個(N個)測試模式訊號；依據該脈波訊號來將該N個測試模式訊號多工處理為複數個訊號集；將該複數個訊號集於M條訊號線上輸出，其中M小於N，以使得每一訊號線均挾帶該N個測試模式中之經由多工處理的一訊號集；接收該N個測試模式之中經由多工處理的該複數個訊號集以及該脈波訊號；以及依據該脈波訊號來將該N個測試模式之中經由多工處理的每一訊號集進行解多工處理。
    [10] 如申請專利範圍第9項所述之傳送該複數個測試模式訊號的方法，其中該指令訊號係為用來輸出複數個預設值以做為該N個測試模式訊號的一測試模式完全清除訊號。
    [11] 如申請專利範圍第10項所述之傳送該複數個測試模式訊號的方法，其中每當該測試模式完全清除訊號上升為高準位時，該脈波訊號就會產生一次。
    [12] 如申請專利範圍第9項所述之傳送該複數個測試模式訊號的方法，其中當該測試模式完全清除訊號為低準位時，該指令訊號係為一載入模式暫存器指令。
    [13] 如申請專利範圍第12項所述之傳送該複數個測試模式訊號的方法，其中該脈波訊號係於每一載入模式暫存器指令中產生一次。
    [14] 如申請專利範圍第9項所述之傳送該複數個測試模式訊號的方法，其中依據該脈波訊號來將該N個測試模式訊號多工處理為該複數個訊號集的步驟包含：依據該指令訊號來產生一內部差動訊號；以及利用該內部差動訊號，將該N個測試模式訊號多工處理為該複數個訊號集以及產生該脈波訊號。
    [15] 如申請專利範圍第9項所述之傳送該複數個測試模式訊號的方法，其中依據該脈波訊號來將該N個測試模式中經由多工處理的每一訊號集進行解多工處理的步驟包含：產生該脈波訊號的一反相訊號；以及利用所得到的差動訊號來將該N個測試模式訊號中經由多工處理的每一訊號集進行解多工處理。
    [16] 如申請專利範圍第9項所述之傳送該複數個測試模式訊號的方法，其中依據該脈波訊號來將該N個測試模式訊號多工處理為該複數個訊號集的步驟包含：將該N個測試模式訊號多工處理為複數對訊號；以及將該N個測試模式訊號之中經由多工處理的該複數個訊號集於M條訊號線上輸出的步驟包含：將該N個測試模式訊號中經由多工處理的該複數對訊號於M條訊號線輸出，其中M等於N除以2(M=N/2)。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100567065B1|2006-04-04|메모리 장치용 입력 회로
    US20070240009A1|2007-10-11|Semiconductor device
    US7499343B2|2009-03-03|Data alignment circuit and alignment method for semiconductor memory device
    US7995403B2|2011-08-09|Semiconductor integrated circuit with data bus inversion function
    KR101075493B1|2011-10-21|파이프 래치 회로와 그의 동작 방법
    TWI447412B|2014-08-01|測試模式訊號系統以及傳送測試模式訊號的方法
    US7880504B2|2011-02-01|Logic stages with inversion timing control
    US20100125431A1|2010-05-20|Compact test circuit and integrated circuit having the same
    US8514643B2|2013-08-20|Test mode initialization device and method
    KR970051297A|1997-07-29|메모리 회로의 평행 출력 버퍼
    JP5124209B2|2013-01-23|半導体集積回路のｄｂｉ信号生成装置および方法
    US9875994B2|2018-01-23|Multi-chip package, system and test method thereof
    CN102142272A|2011-08-03|半导体器件
    KR101912905B1|2018-10-29|카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
    KR100427038B1|2004-04-14|컬럼 어드레스 버퍼장치
    KR20150130605A|2015-11-24|반도체 메모리 장치
    US6195296B1|2001-02-27|Semiconductor memory device and system
    KR100521047B1|2005-10-11|반도체 메모리 장치의 파이프 래치 회로
    JP2016201623A|2016-12-01|フリップフロップ回路および半導体集積回路装置
    US8631291B2|2014-01-14|Semiconductor device and test method with boundary scan
    US10289585B1|2019-05-14|Cross-point programming of pipelined interconnect circuitry
    US9240246B2|2016-01-19|Semiconductor device having fuse circuit
    KR20140029737A|2014-03-11|어드레스 정렬회로
    KR19980050365A|1998-09-15|반도체 메모리 장치의 테스트 회로
    KR100495915B1|2005-06-17|정렬을 간소화할 수 있는 파이프래치를 갖는 반도체 기억장치
    同族专利:
    公开号 | 公开日
    US8422324B2|2013-04-16|
    TWI447412B|2014-08-01|
    CN102956272B|2015-10-21|
    US20130051168A1|2013-02-28|
    CN102956272A|2013-03-06|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    DE69724742T2|1996-11-27|2004-08-05|Hitachi, Ltd.|Speicherfeldprüfschaltung mit Fehlermeldung|
    TW514927B|2001-04-02|2002-12-21|Faraday Tech Corp|Built-in programmable self-diagnosis method and circuit SRAM|
    US6478231B1|2001-06-29|2002-11-12|Hewlett Packard Company|Methods for reducing the number of interconnects to the PIRM memory module|
    DE10219782C1|2002-05-03|2003-11-13|Infineon Technologies Ag|Verfahren und Hilfseinrichtung zum Testen einer RAM-Speicherschaltung|
    JP5579372B2|2008-04-25|2014-08-27|ピーエスフォールクスコエスエイアールエル|半導体集積回路|US9257202B2|2014-02-06|2016-02-09|SK Hynix Inc.|Semiconductor devices|
    KR20170076098A|2015-12-24|2017-07-04|에스케이하이닉스 주식회사|테스트 모드 제어 장치|
    CN110146755A|2019-05-16|2019-08-20|德凯认证服务（苏州）有限公司|一种汽车电子电气性能测试电路系统|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/218,461|US8422324B2|2011-08-26|2011-08-26|Method and apparatus for sending test mode signals|
    [返回顶部]